




**UNIVERSIDAD NACIONAL
AUTÓNOMA DE MÉXICO**

**FACULTAD DE ESTUDIOS
SUPERIORES CUAUTITLÁN**

**Ingeniería en Telecomunicaciones, Sistemas
y Electrónica**



Microprocesadores

Grupo 1711

ACTIVIDAD I

Alumno: Karla Yamilet Martínez Pichal

Profesor: Ing. José Luis Barbosa Pacheco

Fecha de Entrega: 21 de Septiembre 2026

Semestre: 2027-I

Resumen

El presente reporte describe el diseño, estructuración y programación de un sistema mínimo basado en el microprocesador de 8 bits Zilog Z80. El desarrollo comprende la integración de una memoria de código EEPROM modelo 28C256 con una capacidad de 16 KB direccionada a partir de 0000h, una memoria de datos SRAM modelo 6264 de 16 KB mapeada desde F800h, y la implementación de interfaces de E/S paralelas mediante circuitos PPI 8255 ubicados a partir del puerto base 40h. Asimismo, se desarrolló e implementó un programa en lenguaje ensamblador enfocado en la captura, validación estricta de caracteres alfanuméricos, filtrado de espacios y conteo numérico de letras para un nombre completo, cumpliendo con las especificaciones de arquitectura y control de flujos de la práctica.

Introducción

Los sistemas basados en microprocesadores constituyen el núcleo de los equipos de control, telecomunicaciones y sistemas embebidos modernos. La arquitectura clásica del Z80 destaca por su versatilidad, eficiencia en el manejo de buses y un robusto conjunto de instrucciones orientadas al control de periféricos. En esta práctica se aborda el diseño de una arquitectura von Neumann/Harvard modificada a nivel de componentes discretos, integrando memoria no volátil para almacenamiento de instrucciones, memoria RAM para el manejo dinámico de la pila y variables, y circuitos programables de interfaz paralela (PPI 8255) para la comunicación con dispositivos externos. El objetivo principal es consolidar los conocimientos teóricos sobre la decodificación de direcciones, el manejo de ciclos de bus y la programación de rutinas de bajo nivel en lenguaje ensamblador.

Restricciones

Para el desarrollo y correcta ejecución de la actividad, se establecieron las siguientes restricciones de diseño e implementación:

- **Arquitectura de Memoria:** El bloque de memoria de código (EEPROM) debe ocupar obligatoriamente un espacio de 16 KB comenzando en la dirección hexadecimal 0000h.
- **Memoria de Datos:** El banco de memoria RAM (SRAM) debe configurarse con una capacidad de 16 KB, ubicando su mapa de direccionamiento a partir de la dirección F800h.
- **Mapeo de Puertos:** Los circuitos de interfaz periférica (PPI 8255) deben ser direccionados en el espacio de E/S a partir de la dirección base 40h.
- **Software y Validación:** El programa en ensamblador debe ser capaz de interactuar en tiempo real con la terminal, validar estrictamente que la entrada contenga únicamente caracteres alfabéticos (mayúsculas o minúsculas) y espacios, rechazar cualquier símbolo especial o dígito numérico emitiendo una alerta, y calcular el total de letras excluyendo los espacios en blanco.

Funcionamiento del Sistema

Microprocesador (Z80)

El Zilog Z80 es un microprocesador de 8 bits que opera con un bus de direcciones de 16 bits (permitiendo direccionar hasta 64 KB de memoria) y un bus de datos de 8 bits. Cuenta con líneas de control dedicadas para ciclos de lectura y escritura tanto en memoria ($\overline{MREQ}$, $\overline{RD}$, $\overline{WR}$) como en puertos de entrada/salida ($\overline{IORQ}$). Su repertorio de registros incluye acumuladores, registros auxiliares y punteros de propósito general y específico (como el Stack Pointer, SP), facilitando el control de saltos condicionales y subrutinas anidadas.

Memorias

- **EEPROM 28C256:** Dispositivo de memoria de solo lectura programable y borrable electrónicamente. En este diseño se aprovecha una ventana de 16 KB configurada desde la localidad 0000h para almacenar de forma permanente el código ejecutable del sistema.
- **SRAM 6264:** Memoria de acceso aleatorio estática de alta velocidad. Se utiliza para el segmento de datos y la administración de la pila del sistema (Stack Pointer), mapeada en el bloque superior de la memoria a partir de F800h.

Mapa de Memoria y Puertos

El diseño del sistema requiere estructurar lógicamente el bus de direcciones para habilitar el código, los datos y los periféricos sin generar conflictos de hardware en el microprocesador.

Mapeo de la Memoria de Código (EEPROM)

El sistema solicita 16 Kbytes exclusivos para el alojamiento del programa ejecutable. Se emplea la memoria 28C256; dado que posee una capacidad de 32 Kbytes, el bit de dirección de mayor jerarquía se restringe permanentemente a un estado lógico bajo (0) para utilizar únicamente la primera mitad del circuito, equivalente a $2^{14} = 16,384$ direcciones. En consecuencia, el rango de operación abarca desde la dirección 0000h hasta la 3FFFh.

Mapeo de la Memoria de Datos (SRAM)

Se requieren 16 Kbytes para el almacenamiento de datos dinámicos, existiendo la restricción de incluir la dirección F800h. Al emplear circuitos SRAM 6264, cuya capacidad individual es de 8 Kbytes ($2^{13} = 8,192$ direcciones), es indispensable el uso en cascada de dos memorias. Realizando un análisis de mapeo descendente para evitar desbordamientos en la capacidad de direccionamiento del microprocesador, la distribución se estableció de la siguiente manera:

- **SRAM 1:** Configurada como el bloque superior, inicia en D801h y culmina en F800h.
- **SRAM 2:** Configurada como el bloque inferior contiguo, inicia en B801h y finaliza en D800h.

Interfaz para Periféricos (Puertos 8255)

El circuito integrado 8255 PPI (Programmable Peripheral Interface) ofrece puertos paralelos programables de E/S (Puertos A, B y C) divididos en dos bloques de control. Mediante la escritura de una palabra de control (Control Word), se configuran los modos de operación para direccionar la comunicación hacia pantallas de visualización (LCD/Terminal) y teclados, ubicándose físicamente en el mapa de E/S a partir de las direcciones base 40h (por ejemplo, CW1 en 43h y CW2 en 47h).

Mapeo de Dispositivos de Interfaz (PPI)

La interacción paralela exige 6 puertos disponibles, lo cual se soluciona incorporando dos circuitos controladores 8255. Cada chip administra 3 puertos y un registro de control, sumando 4 direcciones internas seleccionables a través de las líneas del bus A_0 y A_1 .

- **PPI 1:** Mapeado a partir de la dirección base indicada, abarca de 40h a 43h.
- **PPI 2:** Dispuesto de forma contigua, cubre las direcciones 44h a 47h.

Identificación de Bits de Control

Para garantizar la habilitación unívoca del pin *Chip Select* (CS) de cada dispositivo, se extrajeron los estados lógicos del bus de direcciones correspondientes a los límites de cada rango. Esta tabla fundamenta el diseño del circuito decodificador posterior:

Tabla 1: Identificación de bits de control para las memorias.

Dispositivo	Rango	A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0
EEPROM (Inicio)	0000h	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
EEPROM (Fin)	3FFFh	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
SRAM 2 (Inicio)	B801h	1	0	1	1	1	0	0	0	0	0	0	0	0	0	0	1
SRAM 2 (Fin)	D800h	1	1	0	1	1	0	0	0	0	0	0	0	0	0	0	0
SRAM 1 (Inicio)	D801h	1	1	0	1	1	0	0	0	0	0	0	0	0	0	0	1
SRAM 1 (Fin)	F800h	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0

Tabla 2: Decodificación del bus de direcciones inferiores para los puertos de E/S.

Dispositivo	Rango	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0
PPI 1 (Inicio)	40h	0	1	0	0	0	0	0	0
PPI 1 (Fin)	43h	0	1	0	0	0	0	1	1
PPI 2 (Inicio)	44h	0	1	0	0	0	1	0	0
PPI 2 (Fin)	47h	0	1	0	0	0	1	1	1

Diseño del Sistema

Diagrama Electrónico El esquemático fue desarrollado utilizando la herramienta de captura de esquemáticos de KiCad. En este diseño se interconectan:

1. La unidad central de procesamiento Z80 en el centro del sistema.
2. Los circuitos de memoria 28C256 (EEPROM) y 6264 (SRAM) vinculados a los buses de datos (D0-D7) y direcciones (A0-A13/A14), gestionados mediante lógica de decodificación para cumplir con los rangos 0000h y F800h.
3. Los circuitos integrados 8255 conectados al mapa de E/S a partir de la dirección 40h, estableciendo las líneas de control para la transferencia de datos en paralelo.

Análisis de Resultados

La lógica implementada en el código ensamblador evalúa cada carácter ingresado a través del puerto de entrada mediante subrutinas de escaneo y filtrado condicional por rangos de códigos ASCII ('A' a 'Z' y 'a' a 'z'):

- Al detectar un carácter alfabético válido, el registro contador incrementa su valor de forma acumulativa.
- Si se introduce un espacio, el sistema lo omite del conteo sin interrumpir el flujo de captura.
- Al ingresar un carácter no válido (como números o símbolos), el programa activa de forma inmediata la rutina de error, mostrando el mensaje correspondiente y reiniciando el ciclo de captura.
- Finalmente, al pulsar la tecla ENTER, se ejecuta la conversión numérica del registro acumulador a formato decimal ASCII mediante divisiones sucesivas por resta, imprimiendo el resultado exacto en la interfaz de salida.

Conclusión

La realización de esta práctica permitió comprender a nivel de hardware y software la integración de un sistema computacional basado en microprocesadores. La correcta asignación del mapa de memoria para la EEPROM y la SRAM, combinada con el direccionamiento de los puertos de E/S mediante el 8255, demostró la importancia de una adecuada decodificación de direcciones. Asimismo, el desarrollo del programa en lenguaje ensamblador validó la eficiencia del repertorio de instrucciones del Z80 para el procesamiento de cadenas de caracteres, el manejo de subrutinas y la gestión de periféricos en tiempo real.

Referencias

- [1] Zilog Inc., *Z80 CPU Technical Manual*, document UM008004-1204, San Jose, CA: Zilog, Inc., 2004.
- [2] B. B. Brey, *The Intel Microprocessors: Architecture, Programming, and Interfacing*, 8th ed. Upper Saddle River, NJ: Pearson Prentice Hall, 2009.
- [3] Intel Corporation, *Intel 8255A Programmable Peripheral Interface Datasheet*, Santa Clara, CA: Intel Corporation, 1987.
- [4] Facultad de Estudios Superiores Cuautitlán, *Apuntes y documentación técnica de la asignatura de Microprocesadores*, Universidad Nacional Autónoma de México (UNAM), Cuautitlán Izcalli, México, 2026.